22.3 Регистры модуля Scan IF
Регистры модуля Scan IF перечислены в таблице 22–9.
Таблица 22–9
Регистр |
Краткое название |
Тип |
Адрес |
Начальное состояние |
Отладочный регистр модуля Scan IF |
SIFDEBUG |
Чтение/запись |
01B0h |
Не изменяется |
Счётчики модуля Scan IF 1 и 2 |
SIFCNT |
Чтение/запись |
01B2h |
Обнулён по сбросу POR |
Вектор блока PSM модуля Scan IF |
SIFPSMV |
Чтение/запись |
01B4h |
Не изменяется |
Регистр управления модулем Scan IF №1 |
SIFCTL1 |
Чтение/запись |
01B6h |
Обнулён по сбросу POR |
Регистр управления модулем Scan IF №2 |
SIFCTL2 |
Чтение/запись |
01B8h |
Обнулён по сбросу POR |
Регистр управления модулем Scan IF №3 |
SIFCTL3 |
Чтение/запись |
01BAh |
Обнулён по сбросу POR |
Регистр управления модулем Scan IF №4 |
SIFCTL4 |
Чтение/запись |
01BCh |
Обнулён по сбросу POR |
Регистр управления модулем Scan IF №5 |
SIFCTL5 |
Чтение/запись |
01BEh |
Обнулён по сбросу POR |
ЦАП DAC0 модуля Scan IF |
SIFDACR0 |
Чтение/запись |
01C0h |
Не изменяется |
ЦАП DAC1 модуля Scan IF |
SIFDACR1 |
Чтение/запись |
01C2h |
Не изменяется |
ЦАП DAC2 модуля Scan IF |
SIFDACR2 |
Чтение/запись |
01C4h |
Не изменяется |
ЦАП DAC3 модуля Scan IF |
SIFDACR3 |
Чтение/запись |
01C6h |
Не изменяется |
ЦАП DAC4 модуля Scan IF |
SIFDACR4 |
Чтение/запись |
01C8h |
Не изменяется |
ЦАП DAC5 модуля Scan IF |
SIFDACR5 |
Чтение/запись |
01CAh |
Не изменяется |
ЦАП DAC6 модуля Scan IF |
SIFDACR6 |
Чтение/запись |
01CEh |
Не изменяется |
ЦАП DAC7 модуля Scan IF |
SIFDACR7 |
Чтение/запись |
01CCh |
Не изменяется |
Регистр TSM0 модуля Scan IF |
SIFTSM0 |
Чтение/запись |
01D0h |
Не изменяется |
Регистр TSM1 модуля Scan IF |
SIFTSM1 |
Чтение/запись |
01D2h |
Не изменяется |
Регистр TSM2 модуля Scan IF |
SIFTSM2 |
Чтение/запись |
01D4h |
Не изменяется |
Регистр TSM3 модуля Scan IF |
SIFTSM3 |
Чтение/запись |
01D6h |
Не изменяется |
Регистр TSM4 модуля Scan IF |
SIFTSM4 |
Чтение/запись |
01D8h |
Не изменяется |
Регистр TSM5 модуля Scan IF |
SIFTSM5 |
Чтение/запись |
01DAh |
Не изменяется |
Регистр TSM6 модуля Scan IF |
SIFTSM6 |
Чтение/запись |
01DCh |
Не изменяется |
Регистр TSM7 модуля Scan IF |
SIFTSM7 |
Чтение/запись |
01DEh |
Не изменяется |
Регистр TSM8 модуля Scan IF |
SIFTSM8 |
Чтение/запись |
01E0h |
Не изменяется |
Регистр TSM9 модуля Scan IF |
SIFTSM9 |
Чтение/запись |
01E2h |
Не изменяется |
Регистр TSM10 модуля Scan IF |
SIFTSM10 |
Чтение/запись |
01E4h |
Не изменяется |
Регистр TSM11 модуля Scan IF |
SIFTSM11 |
Чтение/запись |
01E6h |
Не изменяется |
Регистр TSM12 модуля Scan IF |
SIFTSM12 |
Чтение/запись |
01E8h |
Не изменяется |
Регистр TSM13 модуля Scan IF |
SIFTSM13 |
Чтение/запись |
01EAh |
Не изменяется |
Регистр TSM14 модуля Scan IF |
SIFTSM14 |
Чтение/запись |
01ECh |
Не изменяется |
Регистр TSM15 модуля Scan IF |
SIFTSM15 |
Чтение/запись |
01EEh |
Не изменяется |
Регистр TSM16 модуля Scan IF |
SIFTSM16 |
Чтение/запись |
01F0h |
Не изменяется |
Регистр TSM17 модуля Scan IF |
SIFTSM17 |
Чтение/запись |
01F2h |
Не изменяется |
Регистр TSM18 модуля Scan IF |
SIFTSM18 |
Чтение/запись |
01F4h |
Не изменяется |
Регистр TSM19 модуля Scan IF |
SIFTSM19 |
Чтение/запись |
01F6h |
Не изменяется |
Регистр TSM20 модуля Scan IF |
SIFTSM20 |
Чтение/запись |
01F8h |
Не изменяется |
Регистр TSM21 модуля Scan IF |
SIFTSM21 |
Чтение/запись |
01FAh |
Не изменяется |
Регистр TSM22 модуля Scan IF |
SIFTSM22 |
Чтение/запись |
01FCh |
Не изменяется |
Регистр TSM23 модуля Scan IF |
SIFTSM23 |
Чтение/запись |
01FEh |
Не изменяется |
SIFDEBUG, Отладочный регистр модуля Scan IF. Режим записи
Резервные |
Биты 15-2 |
Резервные |
SIFDEBUGx |
Биты 1-0 |
Режим регистра SIFDEBUG. Запись этих бит позволяет выбрать возвращаемое значение при чтении регистра
00 чтение регистра SIFDEBUG вернёт последний адрес чтения автомата PSM.
01 чтение регистра SIFDEBUG вернёт текущее состояние автомата TSM и биты Q7 – Q0 автомата PSM.
10 чтение регистра SIFDEBUG вернёт состояние текущего регистра SIFTSMx.
11 чтение регистра SIFDEBUG вернёт активный регистр ЦАП и его состояние. |
SIFDEBUG, Отладочный регистр модуля Scan IF. Режим чтения после записи значения 00h
последний адрес чтения автомата PSM |
последний адрес чтения автомата PSM |
Последний адрес PSM |
Биты 15-0 |
После записи значения 00h в регистр SIFDEBUG, чтение из него вернёт последний адрес чтения автомата PSM. |
SIFDEBUG, Отладочный регистр модуля Scan IF. Режим чтения после записи значения 01h
0 |
0 |
0 |
состояние автомата TSM |
биты Q7 – Q0 автомата PSM |
Не используется |
Биты 15-13 |
После записи значения 01h в регистр SIFDEBUG, чтение этих бит вернёт 0 |
Состояние TSM |
Биты 12-8 |
После записи значения 01h в регистр SIFDEBUG, чтение этих бит вернёт состояние регистра указателя TSM |
Биты PSM |
Биты 7-0 |
После записи значения 01h в регистр SIFDEBUG, чтение этих бит вернёт биты Q7 – Q0 автомата PSM |
SIFDEBUG, Отладочный регистр модуля Scan IF. Режим чтения после записи значения 02h
состояние текущего регистра SIFTSMx |
состояние текущего регистра SIFTSMx |
SIFDEBUG, Отладочный регистр модуля Scan IF. Режим чтения после записи значения 03h
0 |
Активный регистр ЦАП |
0 |
0 |
Данные ЦАП |
Не используется |
Бит 15 |
После записи значения 03h в регистр SIFDEBUG, чтение этого бита вернёт 0 |
Активный регистр ЦАП |
Биты 14-12 |
После записи значения 03h в регистр SIFDEBUG, чтение этих бит покажет, какой из регистров управляет ЦАПом |
Не используется |
Биты 11-10 |
После записи значения 03h в регистр SIFDEBUG, чтение этих бит вернёт 0 |
Данные ЦАП |
Биты 9-0 |
После записи значения 03h в регистр SIFDEBUG, чтение этих бит вернёт состояние активного регистра ЦАП |
SIFCNT, Счётчики модуля Scan IF
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
r-(0) |
SIFCNT2x |
Биты 15-8 |
Эти биты представляют значение счётчика SIFCNT2. Счётчик SIFCNT2 сбрасывается при SIFEN = 0 или при чтении из него при SIFCNTRST = 1. |
SIFCNT1x |
Биты 7-0 |
Эти биты представляют значение счётчика SIFCNT1. Счётчик SIFCNT1 сбрасывается при SIFEN = 0 или при чтении из него при SIFCNTRST = 1. |
SIFSPMV, Вектор блока PSM модуля Scan IF
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFSPMVx |
Биты 15-0 |
Вектор SIFPSM. Эти биты определяют адрес первого состояния в таблице автомата PSM. |
SIFCTL1, Регистр управления модулем Scan IF №1
SIFIE6 |
SIFIE5 |
SIFIE4 |
SIFIE3 |
SIFIE2 |
SIFIE1 |
SIFIE0 |
SIFIFG6 |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFIFG5 |
SIFIFG4 |
SIFIFG3 |
SIFIFG2 |
SIFIFG1 |
SIFIFG0 |
SIFTSETD |
SIFEN |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFIEx |
Биты 15-9 |
Разрешение прерываний. Эти биты разрешают либо запрещают прерывания по флагам SIFIFGx.
0 прерывание запрещено
1 прерывание разрешено |
SIFIFG6 |
Бит 8 |
Флаг прерывания 6 модуля SIF. Этот бит устанавливается при переходе PSM в состояние с установленным битом Q7. Флаг SIFIFG6 должен очищаться программно.
0 нет прерывания
1 есть прерывание |
SIFIFG5 |
Бит 7 |
Флаг прерывания 5 модуля SIF. Этот бит устанавливается при переходе PSM в состояние с установленным битом Q6. Флаг SIFIFG5 должен очищаться программно.
0 нет прерывания
1 есть прерывание |
SIFIFG4 |
Бит 6 |
Флаг прерывания 4 модуля SIF. Этот бит устанавливается при достижении счётчиком SIFCNT2 условия, определяемого битами SIFIS2x. Флаг SIFIFG4 должен очищаться программно.
0 нет прерывания
1 есть прерывание |
SIFIFG3 |
Бит 5 |
Флаг прерывания 3 модуля SIF. Этот бит устанавливается при достижении счётчиком SIFCNT1 условия, определяемого битами SIFIS1x. Флаг SIFIFG3 должен очищаться программно.
0 нет прерывания
1 есть прерывание |
SIFIFG2 |
Бит 4 |
Флаг прерывания 2 модуля SIF. Этот бит устанавливается в начале последовательности модуля TSM. Флаг SIFIFG2 должен очищаться программно.
0 нет прерывания
1 есть прерывание |
SIFIFG1 |
Бит 3 |
Флаг прерывания 1 модуля SIF. Этот бит устанавливается по фронту сигнала SIFSTOP(tsm). Флаг SIFIFG1 должен очищаться программно.
0 нет прерывания
1 есть прерывание |
SIFIFG0 |
Бит 2 |
Флаг прерывания 1 модуля SIF. Этот бит устанавливается при условии на выходе SIFxOUT, определяемом битами
SIFIFGSETx. Флаг SIFIFG1 должен очищаться программно.
0 нет прерывания
1 есть прерывание |
SIFTSETD |
Бит 1 |
Введение тестовых состояний. Установка этого бита вводит тестовое состояние между тактами автомата TSM.
SIFTESTD сбрасывается автоматически по завершению тестового состояния.
0 тестовых состояний нет
1 есть тестовое состояние между тактами автомата TSM |
SIFEN |
Бит 0 |
Разрешение модуля. Установкой этого бита включается модуль Scan IF.
0 модуль Scan IF выключен
1 модуль Scan IF включен |
SIFCTL2, Регистр управления модулем Scan IF №2
SIFDACON |
SIFCAON |
SIFCAINV |
SIFCAX |
SIFCISEL |
SIFCACI3 |
SIFVSS |
SIFVCC2 |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFSH |
SIFTEN |
SIFTCH1x |
SIFTCH0x |
SIFTCH1OUT |
SIFTCH0OUT |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFDACON |
Бит 15 |
Разрешение модуля ЦАП. Установкой этого бита включается модуль ЦАП независимо от управляющих сигналов TSM.
0 модуль ЦАП управляется блоком TSM
1 модуль ЦАП включен |
SIFCAON |
Бит 14 |
Разрешение компаратора. Установкой этого бита включается компаратор независимо от управляющих сигналов TSM.
0 компаратор управляется блоком TSM
1 компаратор включен |
SIFCAINV |
Бит 13 |
Инверсия выхода компаратора.
0 выход не инвертирован
1 выход инвертирован |
SIFCAX |
Бит 12 |
Выбор входа компаратора. Этот бит используется для выбора группы каналов входа компаратора.
0 вход компаратора подключен к одному из каналов SIFCHx, выбранных логикой управления каналами
1 вход компаратора подключен к одному из каналов SIFCI, определяемому логикой управления каналами и битами SIFCISEL и SIFCACI3. |
SIFCISEL |
Бит 11 |
Выбор входа компаратора. Этот бит используется совместно с битом SIFCACI3 для выбора входа компаратора при SIFCAX = 1.
0 вход компаратора подключен к одному из каналов SIFCIx, выбранных логикой управления каналами и битом SIFCACI3.
1 вход компаратора подключен к каналу SIFCI |
SIFCACI3 |
Бит 10 |
Выбор входа компаратора. Этот бит используется для выбора входа компаратора при SIFCAX = 1 и SIFCISEL =0.
0 вход компаратора выбирается логикой управления каналами
1 вход компаратора подключен к каналу SIFCI3 |
SIFVSS |
Бит 9 |
Подключение SIFVSS к УВХ.
0 «земляной» вывод запоминающего конденсатора УВХ подключен к SIFVSS независимо от управляющих сигналов TSM.
1 подключение «земляного» вывод запоминающего конденсатора УВХ управляется сигналами TSM. |
SIFVCC2 |
Бит 8 |
Разрешение буфера средней точки.
0 буфер средней точки выключен
1 буфер средней точки включен, если SIFSH=0 |
SIFSH |
Бит 7 |
Разрешение УВХ.
0 УВХ выключен
1 УВХ включен |
SIFTEN |
Бит 6 |
Разрешение схемы возбуждения.
0 схема возбуждения выключена
1 схема возбуждения включена |
SIFTCH1x |
Биты 5-4 |
Этими битами определяется вход компаратора для измерительного канала 1.
00 |
входом компаратора является SIFCH0 если SIFCAX = 0
входом компаратора является SIFCI0 если SIFCAX = 1 |
01 |
входом компаратора является SIFCH1 когда SIFCAX = 0
входом компаратора является SIFCI1 когда SIFCAX = 1 |
10 |
входом компаратора является SIFCH2 когда SIFCAX = 0
входом компаратора является SIFCI2 когда SIFCAX = 1 |
11 |
входом компаратора является SIFCH3 когда SIFCAX = 0
входом компаратора является SIFCI3 когда SIFCAX = 1 |
|
SIFTCH0x |
Биты 3-2 |
Этими битами определяется вход компаратора для измерительного канала 0.
00 |
входом компаратора является SIFCH0 если SIFCAX = 0
входом компаратора является SIFCI0 если SIFCAX = 1 |
01 |
входом компаратора является SIFCH1 когда SIFCAX = 0
входом компаратора является SIFCI1 когда SIFCAX = 1 |
10 |
входом компаратора является SIFCH2 когда SIFCAX = 0
входом компаратора является SIFCI2 когда SIFCAX = 1 |
11 |
входом компаратора является SIFCH3 когда SIFCAX = 0
входом компаратора является SIFCI3 когда SIFCAX = 1 |
|
SIFTCH1OUT |
Бит 1 |
Выход блока аналоговых формирователей для измерительного канала 1 |
SIFTCH0OUT |
Бит 0 |
Выход блока аналоговых формирователей для измерительного канала 0 |
SIFCTL3, Регистр управления модулем Scan IF №3
SIFS2x |
SIFS1x |
SIFIS2x |
SIFIS1x |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFСS |
SIFIFGSETx |
SIF3OUT |
SIF2OUT |
SIF1OUT |
SIF0OUT |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFS2x |
Биты 15-14 |
Выбор источника сигнала S2. Этими битами выбирается источник сигнала S2 для блока PSM когда SIFCS = 1.
00 SIF0OUT является источником сигнала S2.
01 SIF1OUT является источником сигнала S2.
10 SIF2OUT является источником сигнала S2.
11 SIF3OUT является источником сигнала S2. |
SIFS1x |
Биты 13-12 |
Выбор источника сигнала S1. Этими битами выбирается источник сигнала S1 для блока PSM когда SIFCS = 1.
00 SIF0OUT является источником сигнала S1.
01 SIF1OUT является источником сигнала S1.
10 SIF2OUT является источником сигнала S1.
11 SIF3OUT является источником сигнала S1. |
SIFIS2x |
Биты 11-10 |
Источник флага прерываний SIFIFG4.
00 SIFIFG4 выставляется по каждому счётному импульсу счётчика SIFCNT2.
01 SIFIFG4 выставляется, когда (SIFCNT2 по модулю 4)=0.
10 SIFIFG4 выставляется, когда (SIFCNT2 по модулю 64)=0.
11 SIFIFG4 выставляется при декременте SIFCNT2 от 1 до 0 |
SIFIS1x |
Биты 9-8 |
Источник флага прерываний SIFIFG3.
00 SIFIFG3 выставляется по каждому счётному импульсу любого направления счётчика SIFCNT1.
01 SIFIFG3 выставляется, когда (SIFCNT1 по модулю 4)=0.
10 SIFIFG3 выставляется, когда (SIFCNT1 по модулю 64)=0.
11 SIFIFG3 выставляется при переходе SIFCNT1 от 0FFh к 0 |
SIFCS |
Бит 7 |
Выбор выхода компаратора /входа таймера Timer_A
0 сигнал SIFEX(tsm) и выход компаратора подключены к входам TACCRx.
1 выходы SIFxOUT подключены к входам TACCRx, определяемым битами SIFS1x и SIFS2x. |
SIFIFGSETx |
Биты 6-4 |
Выбор источника флага прерывания SIFIFG0. Этими битами определяется условие выставления бита SIFIFG0.
000 SIFIFG0 выставляется при выставлении SIF0OUT.
001 SIFIFG0 выставляется при сбросе SIF0OUT.
010 SIFIFG0 выставляется при выставлении SIF1OUT.
011 SIFIFG0 выставляется при сбросе SIF1OUT.
100 SIFIFG0 выставляется при выставлении SIF2OUT.
101 SIFIFG0 выставляется при сбросе SIF2OUT.
110 SIFIFG0 выставляется при выставлении SIF3OUT.
111 SIFIFG0 выставляется при сбросе SIF3OUT. |
SIF3OUT |
Бит 3 |
Выходной бит 3 блока аналоговых формирователей |
SIF3OUT |
Бит 2 |
Выходной бит 2 блока аналоговых формирователей |
SIF3OUT |
Бит 1 |
Выходной бит 1 блока аналоговых формирователей |
SIF3OUT |
Бит 0 |
Выходной бит 0 блока аналоговых формирователей |
SIFCTL4, Регистр управления модулем Scan IF №4
SIFCNTRST |
SIFCNT2EN |
SIFCNT1ENM |
SIFCNT1ENP |
SIFQ7EN |
SIFQ6EN |
SIFDIV3Bx |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFDIV3Bx |
SIFDIV3Ax |
SIFDIV2x |
SIFDIV1x |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFCNTRST |
Бит 15 |
Сброс счётчика. Установка этого бита разрешает сброс регистра SIFCNT после его чтения.
0 регистр SIFCNT не сбрасывается после чтения
1 регистр SIFCNT сбрасывается после чтения |
SIFCNT2EN |
Бит 14 |
Разрешение счётчика SIFCNT2.
0 счётчик SIFCNT2 запрещён
1 счётчик SIFCNT2 разрешён |
SIFCNT1EN |
Бит 13 |
Разрешение счётчика SIFCNT1.
0 счётчик SIFCNT1 запрещён
1 счётчик SIFCNT1 разрешён |
SIFCNT1ENM |
Бит 12 |
Разрешение декремента счётчика SIFCNT1.
0 декремент счётчика SIFCNT1 запрещён
1 декремент счётчик SIFCNT1 разрешён |
SIFCNT1ENP |
Бит 12 |
Разрешение инкремента счётчика SIFCNT1.
0 инкремент счётчика SIFCNT1 запрещён
1 инкремент счётчик SIFCNT1 разрешён |
SIFQ7EN |
Бит 11 |
Разрешение бита Q7. Этим битом разрешается использование бита Q7 для вычисления следующего состояния автомата PSM при SIFQ6EN = 1.
0 Q7 не используется для вычисления следующего состояния автомата PSM
1 Q7 используется для вычисления следующего состояния автомата PSM |
SIFQ6EN |
Бит 10 |
Разрешение бита Q6. Этим битом разрешается использование бита Q6 для вычисления следующего состояния автомата PSM
0 Q6 не используется для вычисления следующего состояния автомата PSM
1 Q6 используется для вычисления следующего состояния автомата PSM |
SIFDIV3Bx |
Биты 9-7 |
Делитель частоты ACLK триггера запуска автомата TSM. Этими битами совместно с битами SIFDIV3Ax определяется коэффициент деления частоты ACLK при запуске триггера автомата TSM. |
SIFDIV3Ax |
Биты 6-4 |
Делитель частоты ACLK триггера запуска автомата TSM. Этими битами совместно с битами SIFDIV3Bx определяется коэффициент деления частоты ACLK при запуске триггера автомата TSM. Коэффициент деления вычисляется следующим образом:
|
SIFDIV3Ax |
SIFDIV3Bx |
000 |
001 |
010 |
011 |
100 |
101 |
110 |
111 |
000 |
2 |
6 |
10 |
14 |
18 |
22 |
26 |
30 |
001 |
6 |
18 |
30 |
42 |
54 |
66 |
78 |
90 |
010 |
10 |
30 |
50 |
70 |
90 |
110 |
130 |
150 |
011 |
14 |
42 |
70 |
98 |
126 |
154 |
182 |
210 |
100 |
18 |
54 |
90 |
126 |
162 |
198 |
234 |
270 |
101 |
22 |
66 |
110 |
154 |
198 |
242 |
286 |
330 |
110 |
26 |
78 |
130 |
182 |
234 |
286 |
338 |
390 |
111 |
30 |
90 |
150 |
210 |
270 |
330 |
390 |
450 |
|
SIFDIV2x |
Биты 3-2 |
Делитель частоты ACLK для автомата TSM. Этими битами выбирается коэффициент деления частоты ACLK для автомата TSM.
00 /1
01 /2
10 /4
11 /8 |
SIFDIV1x |
Биты 1-0 |
Делитель частоты SMCLK для автомата TSM. Этими битами выбирается коэффициент деления частоты SMCLK для автомата TSM.
00 /1
01 /2
10 /4
11 /8 |
SIFCTL5, Регистр управления модулем Scan IF №5
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFTSMRP |
SIFCLFQx |
SIFFNOM |
SIFFCLKGON |
SIFCLKEN |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFCNT3x |
Биты 15-8 |
Счётчик встроенного генератора. SIFCNT3 считает число тактов встроенного генератора за период частоты ACLK при SIFFNOM = 0 или за 4 периода ACLK при SIFFNOM = 1 после установки как SIFCLKGON так и SIFCLKEN |
SIFTSMRP |
Бит 7 |
Режим повторения автомата TSM
0 Каждая последовательность автомата TSM запускается делителем частоты ACLK, установленным битами SIFDIV3Ax и SIFDIV3Bx.
1 Последовательность автомата TSM запускается незамедлительно по завершению предыдущей. |
SIFCLFQx |
Биты 6-3 |
Подстройка частоты встроенного генератора. Этими битами управляется частота встроенного генератора. Каждый инкремент или декремент этих бит изменяет частоту генератора примерно на 5%.
0000 минимальная частота
:
1000 номинальная частота
:
1111 максимальная частота |
SIFFNOM |
Бит 2 |
Номинальная частота встроенного генератора
0 4 МГц
1 1 МГц |
SIFFCLKGON |
Бит 1 |
Управление встроенным генератором. Когда SIFCLKGON = 1 и SIFCLKEN = 1, запускается калибровка встроенного генератора. SIFCLKGON не используется когда SIFCLKEN = 0.
0 калибровка встроенного генератора не используется.
1 калибровка встроенного генератора включена при SIFCLKEN = 1. |
SIFCLKEN |
Бит 0 |
Разрешение встроенного генератора. Этим битом определяется высокочастотный источник тактирования для автомата TSM.
0 высокочастотным источником тактирования для автомата TSM является SMCLK.
1 высокочастотным источником тактирования для автомата TSM является встроенный генератор модуля Scan IF. |
SIFDACRx, Регистры ЦАП модуля Scan IF
Не используются |
Биты 15-10 |
Не используются. Эти биты всегда читаются как «0», при записи в эти биты состояние выхода ЦАП не изменяется. |
Данные ЦАП |
Биты 9-0 |
10-битные данные ЦАП |
SIFTSMx, Регистры автомата TSM модуля Scan IF
SIFREPEATx |
SIFACLK |
SIFSTOP |
SIFDAC |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFTESTS1 |
SIFRSON |
SIFCLKON |
SIFCA |
SIFEX |
SIFLCEN |
SIFCHx |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
SIFREPEATx |
Биты 15-11 |
Этими битами совместно с битом SIFACLK определяется длительность состояния. Битами SIFREPEATx выбирается число тактов для состояния. Оно равно SIFREPEATx + 1. |
SIFACLK |
Бит 10 |
Этим битом выбирается источник тактирования автомата TSM.
0 источником тактирования автомата TSM является высокочастотный генератор, определяемый битом SIFCLKEN.
1 источником тактирования автомата TSM является частота ACLK |
SIFSTOP |
Бит 9 |
Этот бит означает завершение последовательности автомата TSM. Длительность такого состояния всегда равна одному периоду высокочастотного генератора, вне зависимости от настроек SIFACLK и SIFREPEATx.
0 последовательность автомата TSM продолжается на следующем состоянии
1 завершение последовательности TSM |
SIFDAC |
Бит 8 |
Включение ЦАП. Этим битом включается ЦАП для данного состояния, если SIFDACON = 0.
0 в данном состоянии ЦАП выключен.
1 в данном состоянии ЦАП включен. |
SIFTESTS1 |
Бит 7 |
Управление тестовым состоянием автомата TSM. Этими битами выбирается для данного состояния, какие из бит, управляющих каналами, и какие регистры ЦАП будут использованы.
0 каналами управляют биты SIFTCH0x, для ЦАП используется регистр SIFDACR6
1 каналами управляют биты SIFTCH1x, для ЦАП используется регистр SIFDACR7 |
SIFRSON |
Бит 6 |
Разрешение встроенных регистров-защёлок. Этими битами разрешаются встроенные регистры-защёлки для выходного каскада блока аналоговых формирователей AFE.
0 встроенные регистры-защёлки запрещены
1 встроенные регистры-защёлки разрешены |
SIFCLKON |
Бит 5 |
Разрешение высокочастотного генератора. Установкой этого бита для данного состояния включается высокочастотный генератор при SIFACLK = 1, даже если этот генератор не используется для TSM в текущем состоянии. Когда в качестве высокочастотного генератора используется DCO, генератор DCO будет принудительно включен на время текущего состояния независимо от низкопотребляющего режима MSP430.
0 высокочастотный генератор выключен в текущем состоянии, если SIFACLK = 1
1 высокочастотный генератор включен в текущем состоянии, если SIFACLK = 1 |
SIFCA |
Бит 4 |
Включение компаратора блока TSM. Установкой этого бита осуществляется включение компаратора для текущего состояния, если SIFCAON = 0.
0 в текущем состоянии компаратор выключен
1 в текущем состоянии компаратор выключен |
SIFEX |
Бит 3 |
Управление схемой возбуждения и УВХ. Этот бит, совместно с битами SIFSH и SIFTEN, разрешает работу схемы возбуждения либо УВХ для текущего состояния. SIFLCEN должен быть установлен в 1 если SIFEX = 1.
0 схема возбуждения отключена при SIFSH = 0 и SIFTEN = 1. УВХ запрещено при SIFSH = 1 и SIFTEN = 0.
1 схема возбуждения включена при SIFSH = 0 и SIFTEN = 1. УВХ включено при SIFSH = 1 и SIFTEN = 0. |
SIFLCEN |
Бит 2 |
Разрешение LC-датчика. Установкой этого бита отключается демпфирующий транзистор, разрешая на время текущего состояния колебания в LC-датчике при SIFTEN = 1.
0 все каналы SIFCHx демпфированы встроенными демпферами. Колебания в LC-датчиках отсутствуют.
1 активный канал SIFCHx не демпфирован. Колебания в LC-датчик присутствуют. |
SIFCHx |
Биты 1-0 |
Выбор входного канала. Этими битами выбирается активный канал для текущего состояния, который будет запитан от схемы возбуждения либо подключен к измерительной схеме.
00 SIFCH0
01 SIFCH1
10 SIFCH2
11 SIFCH3 |
Таблица состояний автомата PSM (в памяти микроконтроллера MSP430)
Q7 |
Бит 7 |
Когда Q7 = 1, будет установлен флаг прерывания SIFIFG6. Если SIFQ6EN = 1 и SIFQ7EN = 1 и Q7 = 1, автомат PSM переходит к следующему состоянию незамедлительно, вне зависимости от сигнала SIFSTOP(tsm) , Q7 при этом используется для вычисления следующего состояния. |
Q6 |
Бит 6 |
Когда Q6 = 1, будет установлен флаг прерывания SIFIFG5. Если SIFQ6EN = 1, Q6 принимает участие в вычислении следующего состояния |
Q5 |
Бит 6 |
Бит 5 следующего состояния |
Q4 |
Бит 4 |
Бит 4 следующего состояния |
Q3 |
Бит 3 |
Бит 3 следующего состояния |
Q2 |
Бит 2 |
Когда Q2 = 1, счётчик SIFCNT1 декрементируется, если SIFCNT1ENM = 1, а счётчик SIFCNT2 декрементируется, если SIFCNT2EN = 1. |
Q1 |
Бит 1 |
Когда Q1 = 1, счётчик SIFCNT1 инкрементируется, если SIFCNT1ENP = 1. |
Q0 |
Бит 0 |
Бит 2 следующего состояния |
Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments, |
|
|